Hundratals processer krävs för att vända enråntill en halvledare. En av de viktigaste processerna äretsning- det vill säga carving fina kretsmönster pårån. Framgången företsningProcessen beror på att hantera olika variabler inom ett visst distributionsområde, och varje etsutrustning måste vara förberedd för att fungera under optimala förhållanden. Våra etsprocessingenjörer använder suverän tillverkningsteknik för att slutföra denna detaljerade process.
SK Hynix News Center intervjuade medlemmar i Icheon DRAM Front Etch, Middle Etch och End Etch tekniska team för att lära sig mer om deras arbete.
Etsa: En resa till produktivitetsförbättring
Inom halvledartillverkning hänvisar etsning till skärmönster på tunna filmer. Mönstren sprutas med plasma för att bilda den slutliga konturen av varje processsteg. Dess huvudsakliga syfte är att perfekt presentera exakta mönster enligt layouten och bibehålla enhetliga resultat under alla förhållanden.
Om problem uppstår i deponerings- eller fotolitografiprocessen kan de lösas med selektiv etsningsteknik (Etch). Men om något går fel under etsningsprocessen kan situationen inte vändas. Detta beror på att samma material inte kan fyllas i det graverade området. Därför, i halvledartillverkningsprocessen, är etsning avgörande för att bestämma det totala utbytet och produktkvaliteten.
Etsningsprocessen omfattar åtta steg: ISO, BG, BLC, GBL, SNC, M0, SN och MLM.
Först etsar ISO (Isolation) scenen (Etch) kisel (Si) på wafern för att skapa det aktiva cellområdet. BG-steget (Buried Gate) bildar radadressraden (Word Line) 1 och grinden för att skapa en elektronisk kanal. Därefter skapar BLC-steget (Bit Line Contact) kopplingen mellan ISO och kolumnadressraden (Bit Line) 2 i cellområdet. GBL-steget (Peri Gate+Cell Bit Line) skapar samtidigt cellkolumnsadressraden och grinden i periferin 3.
SNC-steget (Storage Node Contract) fortsätter att skapa förbindelsen mellan det aktiva området och lagringsnoden 4. Därefter bildar M0 (Metal0)-steget anslutningspunkterna för den perifera S/D (Storage Node) 5 och anslutningspunkterna mellan kolumnadressraden och lagringsnoden. SN-steget (Storage Node) bekräftar enhetens kapacitet, och det efterföljande MLM-steget (Multi Layer Metal) skapar den externa strömförsörjningen och interna ledningar, och hela etsningsprocessen (Etch) är klar.
Med tanke på att etsningstekniker (Etch) huvudsakligen ansvarar för mönstringen av halvledare, är DRAM-avdelningen uppdelad i tre team: Front Etch (ISO, BG, BLC); Middle Etch (GBL, SNC, M0); End Etch (SN, MLM). Dessa team är också uppdelade efter tillverkningspositioner och utrustningspositioner.
Tillverkningspositioner ansvarar för att hantera och förbättra enhetsproduktionsprocesser. Tillverkningspositioner spelar en mycket viktig roll för att förbättra avkastning och produktkvalitet genom variabel styrning och andra produktionsoptimeringsåtgärder.
Utrustningsbefattningar ansvarar för att hantera och förstärka produktionsutrustning för att undvika problem som kan uppstå under etsningsprocessen. Huvudansvaret för utrustningspositioner är att säkerställa utrustningens optimala prestanda.
Även om ansvaret är tydligt arbetar alla team mot ett gemensamt mål – det vill säga att hantera och förbättra produktionsprocesser och tillhörande utrustning för att förbättra produktiviteten. För detta ändamål delar varje team aktivt med sig av sina egna prestationer och förbättringsområden och samarbetar för att förbättra verksamhetens resultat.
Hur man klarar utmaningarna med miniatyriseringsteknik
SK Hynix började massproduktion av 8Gb LPDDR4 DRAM-produkter för 10nm (1a) klassprocess i juli 2021.
Halvledarminneskretsmönster har gått in i 10nm-eran, och efter förbättringar kan ett enda DRAM-minne rymma cirka 10 000 celler. Därför, även i etsningsprocessen, är processmarginalen otillräcklig.
Om det formade hålet (Hål) 6 är för litet, kan det verka "oöppnat" och blockera den nedre delen av chipet. Dessutom, om det bildade hålet är för stort, kan "överbryggning" uppstå. När gapet mellan två hål är otillräckligt, uppstår "bryggbildning", vilket resulterar i ömsesidiga vidhäftningsproblem i efterföljande steg. I takt med att halvledare blir allt mer förfinade, krymper intervallet för hålstorleksvärden gradvis, och dessa risker kommer gradvis att elimineras.
För att lösa ovanstående problem fortsätter etsteknikexperter att förbättra processen, inklusive modifiering av processreceptet och APC7-algoritmen, och introducera nya etsningsteknologier som ADCC8 och LSR9.
I takt med att kundernas behov blir mer mångsidiga har en annan utmaning dykt upp – trenden med multiproduktproduktion. För att möta sådana kundbehov måste de optimerade processförhållandena för varje produkt ställas in separat. Detta är en mycket speciell utmaning för ingenjörer eftersom de måste få massproduktionsteknologi att möta behoven hos både etablerade förhållanden och diversifierade förhållanden.
För detta ändamål introducerade Etch-ingenjörer tekniken "APC offset"10 för att hantera olika derivat baserade på kärnprodukter (kärnprodukter), och etablerade och använde "T-index-systemet" för att heltäckande hantera olika produkter. Genom dessa ansträngningar har systemet kontinuerligt förbättrats för att möta behoven av multiproduktproduktion.
Posttid: 2024-jul-16