Förpackningsteknik är en av de viktigaste processerna inom halvledarindustrin. Beroende på formen på förpackningen kan den delas in i uttagspaket, ytmonteringspaket, BGA-paket, chipstorlekspaket (CSP), enkelchipsmodulpaket (SCM, gapet mellan ledningarna på kretskortet (PCB) och de integrerade kretskortets (IC)-kortets matchningar), multichipmodulpaket (MCM, som kan integrera heterogena chips), wafernivåpaket (WLP, inklusive fan-out wafer-nivåpaket (FOWLP), mikro ytmonterade komponenter (microSMD), etc.), tredimensionellt paket (micro bump interconnect-paket, TSV-interconnect-paket, etc.), systempaket (SIP), chipsystem (SOC).
Formerna för 3D-förpackningar är huvudsakligen indelade i tre kategorier: begravd typ (gräver ner enheten i flerskiktsledningar eller begravd i substratet), aktiv substrattyp (kiselwafer-integration: integrera först komponenterna och wafersubstratet för att bilda ett aktivt substrat arrangera sedan flerlagers sammankopplingslinjer och montera andra chips eller komponenter på det översta lagret) och staplade typ (kiselskivor staplade med; kiselwafers, chips staplade med kiselwafers och chips staplade med chips).
3D-sammankopplingsmetoder inkluderar trådbindning (WB), flip chip (FC), genom kisel via (TSV), filmledare, etc.
TSV realiserar vertikal sammankoppling mellan chips. Eftersom den vertikala sammankopplingslinjen har det kortaste avståndet och högre styrka, är det lättare att realisera miniatyrisering, hög densitet, hög prestanda och multifunktionell heterogen strukturförpackning. Samtidigt kan den också koppla ihop chips av olika material;
för närvarande finns det två typer av mikroelektroniktillverkningstekniker som använder TSV-processen: tredimensionell kretsförpackning (3D IC-integration) och tredimensionell kiselförpackning (3D Si-integration).
Skillnaden mellan de två formerna är att:
(1) 3D-kretsförpackning kräver att chipelektroderna förbereds till ojämnheter, och stötarna är sammankopplade (sammanfogade genom bindning, smältning, svetsning, etc.), medan 3D-kiselförpackningar är en direkt sammankoppling mellan chips (bindning mellan oxider och Cu) -Cu-bindning).
(2) Teknik för 3D-kretsintegrering kan uppnås genom bindning mellan wafers (3D-kretsförpackning, 3D-kiselförpackning), medan chip-till-chip-bindning och chip-to-wafer-bindning endast kan uppnås genom 3D-kretsförpackning.
(3) Det finns luckor mellan chipsen integrerade av 3D-kretsförpackningsprocessen, och dielektriska material måste fyllas för att justera systemets värmeledningsförmåga och värmeutvidgningskoefficient för att säkerställa stabiliteten hos systemets mekaniska och elektriska egenskaper; det finns inga luckor mellan chipsen integrerade av 3D-kiselförpackningsprocessen, och strömförbrukningen, volymen och vikten på chippet är liten, och den elektriska prestandan är utmärkt.
TSV-processen kan konstruera en vertikal signalväg genom substratet och ansluta RDL på toppen och botten av substratet för att bilda en tredimensionell ledarbana. Därför är TSV-processen en av de viktiga hörnstenarna för att konstruera en tredimensionell passiv enhetsstruktur.
Enligt ordningen mellan front end of line (FEOL) och back end of line (BEOL) kan TSV-processen delas in i tre vanliga tillverkningsprocesser, nämligen via first (ViaFirst), via middle (Via Middle) och via last (Via Last) process, som visas i figuren.
1. Via etsningsprocess
Via-etsningsprocessen är nyckeln till tillverkning av TSV-struktur. Att välja en lämplig etsningsprocess kan effektivt förbättra den mekaniska hållfastheten och de elektriska egenskaperna hos TSV, och ytterligare relatera till den övergripande tillförlitligheten hos TSV tredimensionella enheter.
För närvarande finns det fyra vanliga TSV via etsningsprocesser: Deep Reactive Ion Etching (DRIE), våtetsning, fotoassisterad elektrokemisk etsning (PAECE) och laserborrning.
(1) Deep Reactive Jon Etching (DRIE)
Djupreaktiv jonetsning, även känd som DRIE-processen, är den mest använda TSV-etsningsprocessen, som huvudsakligen används för att realisera TSV via strukturer med högt bildförhållande. Traditionella plasmaetsningsprocesser kan i allmänhet endast uppnå ett etsdjup på flera mikrometer, med låg etsningshastighet och bristande etsmaskselektivitet. Bosch har gjort motsvarande processförbättringar utifrån detta. Genom att använda SF6 som en reaktiv gas och släppa ut C4F8-gas under etsningsprocessen som ett passiveringsskydd för sidoväggarna, är den förbättrade DRIE-processen lämplig för etsning av viaor med högt sidförhållande. Därför kallas den också för Bosch-processen efter dess uppfinnare.
Bilden nedan är ett foto av ett högt bildförhållande som bildats genom etsning av DRIE-processen.
Även om DRIE-processen används i stor utsträckning i TSV-processen på grund av dess goda kontrollerbarhet, är dess nackdel att sidoväggens planhet är dålig och kammusslingsformade rynkdefekter kommer att bildas. Denna defekt är mer signifikant vid etsning av viaor med högt bildförhållande.
(2) Våtetsning
Våtetsning använder en kombination av mask och kemisk etsning för att etsa genom hål. Den vanligaste etslösningen är KOH, som kan etsa de positioner på kiselsubstratet som inte skyddas av masken och därigenom bilda den önskade genomgående hålstrukturen. Våtetsning är den tidigaste genomgående etsningsprocessen som utvecklats. Eftersom dess processsteg och erforderliga utrustning är relativt enkla, är den lämplig för massproduktion av TSV till låg kostnad. Emellertid bestämmer dess kemiska etsningsmekanism att det genomgående hålet som bildas med denna metod kommer att påverkas av kiselskivans kristallorientering, vilket gör det etsade genomgående hålet icke-vertikalt men visar ett tydligt fenomen med bred topp och smal botten. Denna defekt begränsar tillämpningen av våtetsning vid TSV-tillverkning.
(3) Fotoassisterad elektrokemisk etsning (PAECE)
Grundprincipen för fotoassisterad elektrokemisk etsning (PAECE) är att använda ultraviolett ljus för att påskynda genereringen av elektron-hålspar, och därigenom accelerera den elektrokemiska etsningsprocessen. Jämfört med den allmänt använda DRIE-processen är PAECE-processen mer lämpad för etsning av genomgående hålstrukturer med ultrastort bildförhållande som är större än 100:1, men dess nackdel är att kontrollerbarheten av etsdjupet är svagare än DRIE, och dess teknologi kan kräver ytterligare forskning och processförbättringar.
(4) Laserborrning
Skiljer sig från ovanstående tre metoder. Laserborrmetoden är en rent fysisk metod. Den använder huvudsakligen högenergilaserbestrålning för att smälta och förånga substratmaterialet i det specificerade området för att fysiskt realisera TSV-konstruktionen genom hålet.
Det genomgående hålet som bildas av laserborrning har ett högt bildförhållande och sidoväggen är i princip vertikal. Men eftersom laserborrning faktiskt använder lokal uppvärmning för att bilda det genomgående hålet, kommer hålväggen hos TSV att påverkas negativt av termiska skador och minska tillförlitligheten.
2. Beläggningsprocess för linerskikt
En annan nyckelteknologi för tillverkning av TSV är avsättningsprocessen för linerlager.
Avsättningsprocessen för foderskiktet utförs efter att det genomgående hålet etsats. Det avsatta foderskiktet är i allmänhet en oxid såsom SiO2. Foderskiktet är placerat mellan den inre ledaren av TSV och substratet och spelar huvudsakligen rollen som att isolera likströmsläckage. Förutom avsättning av oxid krävs även barriär- och frölager för ledarfyllning i nästa process.
Det tillverkade foderskiktet måste uppfylla följande två grundläggande krav:
(1) genombrottsspänningen för det isolerande skiktet bör uppfylla de faktiska arbetskraven för TSV;
(2) de avsatta skikten är mycket konsekventa och har god vidhäftning till varandra.
Följande figur visar ett foto av foderskiktet avsatt genom plasmaförstärkt kemisk ångavsättning (PECVD).
Deponeringsprocessen måste anpassas för olika TSV-tillverkningsprocesser. För den främre genomgående hålprocessen kan en högtemperaturdeponeringsprocess användas för att förbättra kvaliteten på oxidskiktet.
Typisk högtemperaturavsättning kan baseras på tetraetylortosilikat (TEOS) kombinerat med termisk oxidationsprocess för att bilda ett mycket konsekvent högkvalitativt SiO2-isoleringsskikt. Eftersom BEOL-processen har slutförts under deponering, krävs en lågtemperaturmetod för att säkerställa kompatibilitet med BEOL-material för den mellersta genomgående och bakre genomgående hålprocessen.
Under detta tillstånd bör deponeringstemperaturen begränsas till 450°, inklusive användning av PECVD för att avsätta SiO2 eller SiNx som ett isolerande skikt.
En annan vanlig metod är att använda atomskiktsdeposition (ALD) för att avsätta Al2O3 för att få ett tätare isolerande skikt.
3. Metallfyllningsprocess
TSV-fyllningsprocessen utförs omedelbart efter linerdeponeringsprocessen, vilket är en annan nyckelteknologi som bestämmer kvaliteten på TSV.
De material som kan fyllas inkluderar dopad polykisel, volfram, kolnanorör, etc. beroende på vilken process som används, men den mest vanliga är fortfarande elektropläterad koppar, eftersom dess process är mogen och dess elektriska och termiska ledningsförmåga är relativt hög.
Beroende på fördelningsskillnaden för dess galvaniseringshastighet i det genomgående hålet, kan den huvudsakligen delas in i subkonforma, konforma, superkonforma och nedifrån och upp elektropläteringsmetoder, som visas i figuren.
Subkonformal elektroplätering användes huvudsakligen i det tidiga skedet av TSV-forskning. Som visas i figur (a) är Cu-jonerna som tillhandahålls av elektrolys koncentrerade i toppen, medan botten är otillräckligt kompletterad, vilket gör att galvaniseringshastigheten vid toppen av det genomgående hålet är högre än den under toppen. Därför kommer toppen av det genomgående hålet att stängas i förväg innan det är helt fyllt, och ett stort tomrum kommer att bildas inuti.
Det schematiska diagrammet och fotot av den konforma galvaniseringsmetoden visas i figur (b). Genom att säkerställa ett enhetligt tillskott av Cu-joner, är galvaniseringshastigheten vid varje position i det genomgående hålet i princip densamma, så endast en söm kommer att lämnas inuti, och tomrumsvolymen är mycket mindre än den för den subkonforma galvaniseringsmetoden, så det används flitigt.
För att ytterligare uppnå en tomrumsfri fyllningseffekt föreslogs den superkonforma galvaniseringsmetoden för att optimera den konforma galvaniseringsmetoden. Som visas i figur (c), genom att kontrollera tillförseln av Cu-joner, är fyllningshastigheten i botten något högre än den vid andra positioner, vilket därigenom optimerar steggradienten för fyllningshastigheten från botten till toppen för att helt eliminera sömmen till vänster. genom den konforma galvaniseringsmetoden, för att uppnå helt tomrumsfri metallkopparfyllning.
Bottom-up-galvaniseringsmetoden kan betraktas som ett specialfall av den superkonforma metoden. I detta fall undertrycks galvaniseringshastigheten förutom botten till noll, och endast galvaniseringen utförs gradvis från botten till toppen. Förutom den tomrumsfria fördelen med den konforma galvaniseringsmetoden, kan denna metod också effektivt reducera den totala galvaniseringstiden, så den har studerats mycket under de senaste åren.
4. RDL-processteknik
RDL-processen är en oumbärlig basteknik i den tredimensionella förpackningsprocessen. Genom denna process kan metallförbindelser tillverkas på båda sidor av substratet för att uppnå syftet med portomfördelning eller sammankoppling mellan paket. Därför används RDL-processen i stor utsträckning i fan-in-fan-out eller 2,5D/3D-paketeringssystem.
I processen att bygga tredimensionella enheter används RDL-processen vanligtvis för att koppla samman TSV för att realisera en mängd olika tredimensionella enhetsstrukturer.
Det finns för närvarande två vanliga RDL-processer. Den första är baserad på ljuskänsliga polymerer och kombinerad med koppargalvanisering och etsningsprocesser; den andra implementeras genom att använda Cu Damaskus-processen kombinerad med PECVD och kemisk mekanisk polering (CMP).
Följande kommer att introducera de vanliga processvägarna för dessa båda RDL:er.
RDL-processen baserad på ljuskänslig polymer visas i figuren ovan.
Först beläggs ett lager av PI- eller BCB-lim på ytan av skivan genom rotation, och efter uppvärmning och härdning används en fotolitografiprocess för att öppna hål i önskad position, och sedan utförs etsning. Därefter, efter att fotoresisten avlägsnats, sputteras Ti och Cu på skivan genom en fysisk ångavsättningsprocess (PVD) som ett barriärskikt respektive ett fröskikt. Därefter tillverkas det första lagret av RDL på det exponerade Ti/Cu-skiktet genom att kombinera fotolitografi och elektroplätering av Cu-processer, och sedan avlägsnas fotoresisten och överskottet Ti och Cu etsas bort. Upprepa stegen ovan för att bilda en flerlagers RDL-struktur. Denna metod används för närvarande mer allmänt i branschen.
En annan metod för att tillverka RDL är huvudsakligen baserad på Cu Damaskus-processen, som kombinerar PECVD- och CMP-processer.
Skillnaden mellan denna metod och RDL-processen baserad på ljuskänslig polymer är att i det första steget av tillverkningen av varje lager används PECVD för att avsätta SiO2 eller Si3N4 som ett isolerande lager, och sedan bildas ett fönster på det isolerande lagret genom fotolitografi och reaktiv jonetsning, och Ti/Cu-barriär/fröskikt och ledarkoppar sputteras respektive, och sedan tunnas ledarskiktet till erforderlig tjocklek genom CMP-process, det vill säga ett lager av RDL eller genomgående hålsskikt bildas.
Följande figur är ett schematiskt diagram och foto av tvärsnittet av en flerskikts RDL konstruerad baserat på Cu Damaskus-processen. Det kan observeras att TSV först ansluts till det genomgående hålskiktet V01 och sedan staplas från botten till toppen i storleksordningen RDL1, genomhålslager V12 och RDL2.
Varje lager av RDL eller genomgående hållager tillverkas i sekvens enligt ovanstående metod.Eftersom RDL-processen kräver användning av CMP-process, är dess tillverkningskostnad högre än för RDL-processen baserad på fotokänslig polymer, så dess tillämpning är relativt låg.
5. IPD-processteknik
För tillverkning av tredimensionella enheter, förutom direkt on-chip-integration på MMIC, ger IPD-processen en annan mer flexibel teknisk väg.
Integrerade passiva enheter, även känd som IPD-process, integrerar alla kombinationer av passiva enheter inklusive on-chip-induktorer, kondensatorer, resistorer, balun-omvandlare etc. på ett separat substrat för att bilda ett passivt enhetsbibliotek i form av ett överföringskort som kan kunna anropas flexibelt enligt designkrav.
Eftersom passiva enheter i IPD-processen tillverkas och direkt integreras på överföringskortet, är dess processflöde enklare och billigare än integrering av IC:er på chip och kan massproduceras i förväg som ett passivt enhetsbibliotek.
För TSV-tillverkning av tredimensionell passiv enhet kan IPD effektivt kompensera kostnadsbördan för tredimensionella förpackningsprocesser inklusive TSV och RDL.
Förutom kostnadsfördelar är en annan fördel med IPD dess höga flexibilitet. En av flexibiliteten hos IPD återspeglas i de olika integrationsmetoderna, som visas i figuren nedan. Förutom de två grundläggande metoderna för att direkt integrera IPD i förpackningssubstratet genom flip-chip-processen som visas i figur (a) eller bindningsprocessen som visas i figur (b), kan ytterligare ett lager av IPD integreras på ett lager av IPD som visas i figurerna (c)-(e) för att uppnå ett bredare utbud av passiva enhetskombinationer.
Samtidigt, som visas i figur (f), kan IPD:n vidare användas som ett adapterkort för att direkt begrava det integrerade chipet på det för att direkt bygga ett högdensitetsförpackningssystem.
När du använder IPD för att bygga tredimensionella passiva enheter kan TSV-process och RDL-process också användas. Processflödet är i princip detsamma som ovannämnda bearbetningsmetod för integration på chip och kommer inte att upprepas; skillnaden är att eftersom integreringsobjektet ändras från chip till adapterkort, finns det inget behov av att överväga effekten av den tredimensionella förpackningsprocessen på det aktiva området och sammankopplingsskiktet. Detta leder ytterligare till en annan nyckelflexibilitet hos IPD: en mängd olika substratmaterial kan väljas flexibelt i enlighet med designkraven för passiva enheter.
Substratmaterialen som är tillgängliga för IPD är inte bara vanliga halvledarsubstratmaterial som Si och GaN, utan även Al2O3-keramik, lågtemperatur/högtemperatur sambränd keramik, glassubstrat, etc. Denna egenskap utökar effektivt designflexibiliteten hos passiva material. enheter integrerade av IPD.
Till exempel kan den tredimensionella passiva induktorstrukturen integrerad av IPD använda ett glassubstrat för att effektivt förbättra induktorns prestanda. I motsats till konceptet med TSV kallas de genomgående hålen som görs på glassubstratet även genomgående glasvias (TGV). Fotot av den tredimensionella induktorn tillverkad baserad på IPD- och TGV-processer visas i figuren nedan. Eftersom glassubstratets resistivitet är mycket högre än för konventionella halvledarmaterial som Si, har den tredimensionella TGV-induktorn bättre isoleringsegenskaper, och insättningsförlusten som orsakas av substratets parasiteffekt vid höga frekvenser är mycket mindre än den för glassubstratet. den konventionella TSV tredimensionella induktorn.
Å andra sidan kan metall-isolator-metall (MIM) kondensatorer också tillverkas på glassubstratet IPD genom en tunnfilmsavsättningsprocess och sammankopplas med den tredimensionella TGV-induktorn för att bilda en tredimensionell passiv filterstruktur. Därför har IPD-processen bred tillämpningspotential för utveckling av nya tredimensionella passiva enheter.
Posttid: 2024-nov-12