SOI Wafers

Kort beskrivning:

SOI-skivan är en sandwichliknande struktur med tre lager; Inklusive toppskiktet (enhetslagret), mitten av det nedgrävda syrelagret (för det isolerande SiO2-lagret) och bottensubstratet (bulkkisel). SOI-wafers produceras med SIMOX-metoden och wafer bonding-teknik, vilket möjliggör tunnare och mer exakta enhetslager, enhetlig tjocklek och låg defektdensitet.

Skicka e-post till oss

Produktdetaljer

Produkttaggar

SOI wafers(1)

Ansökningsfält

1. Höghastighets integrerad krets

2. Mikrovågsapparater

3. Hög temperatur integrerad krets

4. Strömenheter

5. Integrerad krets med låg effekt

6. MEMS

7. Integrerad lågspänningskrets

Punkt		Argument
Total	Wafer Diameter 晶圆尺寸(mm)	50/75/100/125/150/200 mm±25um
	Båge/varp 翘曲度(	<10um
	Partiklar 颗粒度(	0,3um<30ea
	Flats/Notch 定位边/定位槽	Platt eller Notch
	Kantexkludering 边缘去除(mm)	/
Enhetslager 器件层	Enhetslager Typ/Dopant 器件层掺杂类型	N-Typ/P-Typ B/ P/ Sb / As
	Enhetslagerorientering 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Enhetsskiktets tjocklek 器件层厚度(um)	0,1~300um
	Enhetslagerresistivitet 器件层电阻率(ohm•cm)	0,001~100 000 ohm-cm
	Enhetslagerpartiklar 器件层颗粒度(	<30ea@0.3
	Device Layer TTV 器件层TTV(	<10um
	Avsluta enhetslager 器件层表面处理	Polerad
LÅDA	Begravd termisk oxidtjocklek 埋氧层厚度(um)	50nm(500Å)~15um
Handtagslager 衬底	Handtag Wafer Typ/Doping 衬底层类型	N-Typ/P-Typ B/ P/ Sb / As
	Handtag Wafer Orientering 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Handtag Wafer Resistivity 衬底电阻率(ohm•cm)	0,001~100 000 ohm-cm
	Handtag Wafer Tjocklek 衬底厚度(um)	>100um
	Handtag Wafer Finish 衬底表面处理	Polerad
SOI-skivor med målspecifikationer kan anpassas efter kundens önskemål.